В преддверии официального анонса в сети появилось изображение с геометрией расположения блоков первого 2-нанометрового однокристального процессора Apple — A20 Pro®. Эта схема дает представление об архитектурных изменениях, структуре вычислительных блоков и межсоединениях свежего кремния от TSMC. Первоисточником утечки стал пользователь китайской соцсети Weibo под ником White rice fried white rice, то есть опубликованное изображение не является официальным. Тем не менее, представленная топология заслуживает технического разбора, так как она отражает эволюцию упаковки и архитектуры мобильных SoC.
Требования Apple Intelligence и сдвиг в сторону WMCM
Причиной изменений в A20 Pro® стал растущий запрос на локальную обработку ИИ-моделей в рамках экосистемы Apple Intelligence®. Инференс LLM и выполнение генеративных алгоритмов на устройстве ограничено пропускной способностью памяти. Для увеличения пропускной способности памяти без перехода на новый LPDDR6, инженерам потребовалось расширить шину памяти с 64 до 96 бит.
Технология упаковки InFO_PoP исчерпала запас по плотности разводки. Вертикальный стекинг DRAM над SoC использует сквозные отверстия в компаунде (TMV) с минимальным шагом около 130–150 микрон. Развести сотни новых сигнальных линий для 96-битной шины в ограниченных габаритах мобильного чипа при таком шаге было практически невозможно.
Так, Apple перешла на компоновку WMCM (Wafer-level Multi-Chip Module), где кристаллы LPDDR5X располагаются горизонтально рядом с процессором. Горизонтальная интеграция позволяет задействовать органические слои перераспределения (RDL) с шириной линий и шагом в единицы микрон. Это полностью снимает ограничения по плотности контактов и физически позволяет развести 96-битную шину, попутно снижая локальную плотность теплового потока за счет отказа от трехмерного «бутерброда» из кремния.
Изменения в CPU: конфигурация ядер и прирост L2-кэша
Конфигурация вычислительных ядер центрального процессора осталась привычной: два высокопроизводительных ядра (P-ядра) и четыре энергоэффективных (E-ядра). Apple продолжает удерживать 6-ядерную структуру в мобильном сегменте, делая ставку на рост удельной производительности на такт и оптимизацию под 2-нм техпроцесс TSMC.
При этом объем L2-кэша для высокопроизводительного кластера сохранили на уровне 16 МБ, а кэш второго уровня для энергоэффективных ядер вырос с 6 МБ (в A19 Pro®) до 8 МБ. Прирост на 2 МБ снижает трафик обращений к системному кэшу и основной памяти DRAM при выполнении фоновых задач, что прямо повышает автономность устройства.
Графический блок и ИИ-ускорители
Графический блок получил самое заметное физическое расширение: схема компоновки подтверждает наличие семи ядер GPU, что является рекордом для мобильных чипов компании. Дополнительные исполнительные блоки в связке с увеличенной пропускной способностью 96-битной шины исключают «голодание» графических конвейеров по данным, гарантируя высокий фреймрейт в тяжелых графических сценариях и трассировке лучей.
Блоки нейронного процессора Neural Engine® и ISP на изображении не промаркированы, но увеличенная под них площадь кристаллов косвенно указывает на аппаратное расширение ускорителей для локальной работы нейросетей.
